IIT दिल्ली ने FPGA पर एक स्वदेशी प्रोग्रामेबल माइक्रो-GPU दिखाया, जबकि AI माँग से फ़ोन क़ीमतें बढ़ रही हैं

ख़बर

नई दिल्ली, 25 सितंबर। IIT दिल्ली के इलेक्ट्रिकल इंजीनियरिंग विभाग के शोधकर्ताओं का दावा है कि उन्होंने भारत में डिज़ाइन किया गया एक प्रोग्रामेबल माइक्रो-ग्राफ़िक्स प्रोसेसिंग यूनिट (graphics processing unit — GPU) बनाया है, जो उनका कहना है कि आगे चलकर कम लागत वाले एम्बेडेड उपकरणों के लिए स्थानीय रूप से डिज़ाइन किए गए ग्राफ़िक्स हार्डवेयर को संभव बना सकता है; यह जानकारी द इंडियन एक्सप्रेस ने दी है। GPU एक ऐसा प्रोसेसर है जो एक साथ अनेक सरल गणनाएँ करने के लिए बनाया जाता है, जो छवियाँ बनाने और, बड़े रूपों में, AI मॉडलों को प्रशिक्षित करने के लिए उपयुक्त होता है। वर्तमान में सभी GPU आयातित होते हैं। एक शोधकर्ता ने कहा, “हमारी जानकारी के अनुसार, भारत के किसी विश्वविद्यालय से यह पहला काम करता, प्रदर्शनयोग्य स्वदेशी रूप से डिज़ाइन किया गया माइक्रो-GPU है।” यह चिप ग्राफ़िक्स और डिस्प्ले के लिए है, उच्च-स्तरीय AI कंप्यूटिंग के लिए नहीं। सुझाए गए उपयोगों में औद्योगिक नियंत्रण डिस्प्ले, ई-रिक्शा डैशबोर्ड नैविगेटर, छोटी मछली-पकड़ने वाली नावों के लिए अंतर्देशीय जल-नौवहन टर्मिनल और शैक्षणिक ई-बुक रीडर शामिल हैं। यह प्रणाली अभी एक स्पार्टन-7 फ़ील्ड प्रोग्रामेबल गेट अरे (Field Programmable Gate Array — FPGA) पर चलती है — एक ऐसी चिप जिसके भीतरी परिपथ निर्माण के बाद सॉफ़्टवेयर से पुनः जोड़े जा सकते हैं — अलग स्वतंत्र सिलिकॉन चिप के रूप में नहीं। हार्डवेयर को RTL में वर्णित किया गया, वह कोड जो यह तय करता है कि डेटा रजिस्टरों के बीच कैसे बहता है। इस डिज़ाइन को एप्लिकेशन-स्पेसिफ़िक इंटीग्रेटेड सर्किट (Application-Specific Integrated Circuit — ASIC) में भी बदला जा सकता है, यानी प्रोसेसर एक समर्पित सिलिकॉन चिप के रूप में निर्मित होगा; यह काम अभी FPGA चरण में ही है। M.Tech छात्र नम्मि आकाश और M. रवि तेजा ने प्रोफ़ेसर जयदेव और कौशिक साहा के मार्गदर्शन में यह परियोजना संचालित की। टीम अब 8-16 कोर वाले वेक्टर-शैली के ग्राफ़िक्स प्रोसेसर, एक अनुकूलित कंपाइलर और ग्राफ़िक्स सॉफ़्टवेयर टूलचेन, तथा 65-नैनोमीटर ASIC प्रक्रिया पर एक संकल्पना-प्रमाण (proof of concept) की खोज कर रही है। उसी दिन द हिंदू ने नई दिल्ली से चिप बाज़ार के उपभोक्ता-पक्ष की रिपोर्ट दी, जो इस पत्रिका के 23 सितंबर के मेमोरी-चिप “सुपरसाइकिल” वाले कार्ड को आगे बढ़ाती है। क्योंकि AI कंपनियाँ और डेटा केंद्र मेमोरी चिप्स ख़रीद रहे हैं, फ़ोन निर्माताओं — अख़बार ने ऑल इंडिया मोबाइल रिटेलर्स एसोसिएशन (AIMRA) के माध्यम से Vivo, Samsung, Realme, Oppo, Nothing, Poco और Xiaomi से नोटिस प्राप्त किए — ने फ़रवरी से रिटेलरों को क्रमशः बड़े मूल्य-वृद्धि नोटिस भेजे हैं। नवीनतम खेप ₹1,000 से ₹5,000 तक है, और कुछ बजट हैंडसेट क़ीमत में दोगुने से भी अधिक हो गए हैं। AIMRA के संस्थापक अध्यक्ष कैलाश लखयानी ने कहा कि कंपनियों को उम्मीद है कि यह स्थिति 2028 या 2030 तक बनी रहेगी। काउंटरपॉइंट रिसर्च ने गुरुवार को कहा कि 2025 से 2030 के बीच वैश्विक स्तर पर $200 से कम क़ीमत वाले स्मार्टफ़ोन की शिपमेंट में लगभग 40% गिरावट का अनुमान है। पाठ्यक्रम से जुड़ाव: प्रौद्योगिकी के स्वदेशीकरण और नई प्रौद्योगिकी के विकास पर GS3।

स्थैतिक पाठ्यक्रम से जुड़ाव

1. GPU एक साथ अनेक सरल काम करके जीतता है, CPU क्रम में जटिल काम करके. केंद्रीय प्रोसेसिंग यूनिट (central processing unit — CPU) में कुछ शक्तिशाली कोर होते हैं जो विविध निर्देशों को एक के बाद एक तेज़ी से चलाने के लिए अनुकूलित होते हैं, जो ऑपरेटिंग सिस्टम और सामान्य सॉफ़्टवेयर के लिए उपयुक्त है। ग्राफ़िक्स प्रोसेसिंग यूनिट (GPU) में अनेक सरल कोर होते हैं जो बड़ी मात्रा में डेटा पर समांतर रूप से एक ही ऑपरेशन लागू करते हैं, मूल रूप से लाखों पिक्सलों के रंग की गणना के लिए। यही समांतरता मशीन लर्निंग के केंद्र में मौजूद मैट्रिक्स गुणन के लिए उपयुक्त है, इसीलिए बड़े GPU AI-उछाल का इंजन बन गए। IIT दिल्ली के जैसा माइक्रो-GPU छोटे डिस्प्ले और एम्बेडेड उपकरणों को लक्षित करता है, जहाँ कच्ची गति से अधिक कम बिजली और कम लागत मायने रखते हैं।
2. FPGA किसी डिज़ाइन को सिद्ध करता है, ASIC उसे उत्पाद में बदलता है. फ़ील्ड प्रोग्रामेबल गेट अरे एक ऐसी चिप है जिसमें लॉजिक के खंड होते हैं जिनके कनेक्शन निर्माण के बाद कॉन्फ़िगर किए जा सकते हैं, इसलिए एक ही FPGA अनेक डिज़ाइनों को धारण कर सकता है। एप्लिकेशन-स्पेसिफ़िक इंटीग्रेटेड सर्किट एक ही डिज़ाइन के लिए बनाया जाता है, जो उसे प्रति इकाई तेज़, छोटा और सस्ता बनाता है, पर इसके लिए मास्क और फ़ैब्रिकेशन की भारी एकबारगी लागत चाहिए। इसलिए डिज़ाइनर हार्डवेयर को रजिस्टर-ट्रांसफ़र स्तर (register-transfer level — RTL) पर किसी हार्डवेयर विवरण भाषा में लिखते हैं, उसे FPGA पर परखते हैं, और मात्रा के अनुकूल होने पर ही ASIC की ओर बढ़ते हैं। 65 नैनोमीटर जैसा प्रोसेस-नोड निर्माण-प्रौद्योगिकी की पीढ़ी को दर्शाता है; पुराने नोड सस्ते होते हैं और अनेक एम्बेडेड चिप्स के लिए पर्याप्त होते हैं।
3. भारत सेमीकंडक्टर मिशन फ़ैब, पैकेजिंग और डिज़ाइन को वित्तपोषित करता है. केंद्रीय मंत्रिमंडल ने दिसंबर 2021 में ₹76,000 करोड़ के परिव्यय के साथ सेमीकॉन इंडिया कार्यक्रम को मंज़ूरी दी, और इलेक्ट्रॉनिकी एवं सूचना प्रौद्योगिकी मंत्रालय के अंतर्गत भारत सेमीकंडक्टर मिशन इसे लागू करता है। यह सेमीकंडक्टर फ़ैब, डिस्प्ले फ़ैब, कॉम्पाउंड सेमीकंडक्टर और असेंबली, टेस्टिंग, मार्किंग व पैकेजिंग (ATMP/OSAT) इकाइयों का समर्थन करता है, तथा एक डिज़ाइन लिंक्ड इंसेंटिव (DLI) योजना चलाता है जो चिप और IP कोर डिज़ाइन करने वाली घरेलू स्टार्टअप और कंपनियों को वित्तीय सहायता व डिज़ाइन अवसंरचना तक पहुँच देती है। चिप्स टू स्टार्टअप कार्यक्रम शैक्षणिक संस्थानों में चिप-डिज़ाइन प्रशिक्षण और परियोजनाओं को वित्तपोषित करता है। IIT मद्रास द्वारा विकसित SHAKTI और C-DAC द्वारा विकसित VEGA जैसे स्वदेशी प्रोसेसर खुले RISC-V निर्देश-सेट पर बने हैं, जिसके लिए कोई लाइसेंस फ़ीस नहीं चाहिए।
4. मेमोरी चिप्स AI-उछाल की जिन्स-परत (commodity layer) हैं. डायनैमिक रैंडम-एक्सेस मेमोरी (DRAM) फ़ोन और कंप्यूटरों की कार्यशील मेमोरी है; यह वोलेटाइल है, बिजली बंद होने पर डेटा खो देती है, NAND फ़्लैश भंडारण के विपरीत। हाई बैंडविड्थ मेमोरी (HBM) कई DRAM डाई को सीधा खड़ा करके एक AI प्रोसेसर के पास रखती है, जिससे AI प्रशिक्षण के लिए ज़रूरी विशाल डेटा-प्रवाह मिलता है। यह बाज़ार कुछ ही निर्माताओं, विशेषकर सैमसंग, SK Hynix और माइक्रॉन के हाथों में केंद्रित है, इसलिए जब वे डेटा केंद्रों के लिए उच्च-मार्जिन HBM की ओर क्षमता मोड़ते हैं, तो फ़ोन के लिए सामान्य DRAM की सप्लाई तंग हो जाती है। 2024 में मंज़ूर IndiaAI मिशन भारतीय शोधकर्ताओं और स्टार्टअप के लिए GPU कंप्यूट तक पहुँच पर सब्सिडी देता है, पर वे GPU और उनकी मेमोरी आयातित हैं।

UPSC इसे क्यों पूछता है

1. GS3 का पाठ्यक्रम प्रौद्योगिकी के स्वदेशीकरण पर सवाल करता है. UPSC पूछ चुका है कि भारत सेमीकंडक्टर निर्माण में पीछे क्यों है और भारत सेमीकंडक्टर मिशन किस उद्देश्य से बनाया गया है। एक विश्वविद्यालय का GPU प्रदर्शन डिज़ाइन-स्तर का एक ठोस उदाहरण है, जहाँ भारत के पास प्रतिभा है पर अपनी कम बौद्धिक संपदा है। जो उत्तर डिज़ाइन, फ़ैब्रिकेशन और पैकेजिंग को अलग-अलग करके समझाते हैं, वे “चिप्स” पर सामान्य उत्तरों से बेहतर अंक पाते हैं।
2. प्रारंभिक परीक्षा कंप्यूटिंग हार्डवेयर की शब्दावली परखती है. RISC-V, क्वांटम कंप्यूटिंग और AI चिप्स जैसे शब्दों पर प्रश्न आ चुके हैं, और FPGA व ASIC, या CPU व GPU का अंतर अगला स्वाभाविक क़दम है। मेमोरी-चिप की कहानी DRAM और HBM को जोड़ती है, जो AI सप्लाई चेन पर करेंट अफ़ेयर्स में बार-बार आते हैं।
3. घरेलू क़ीमतों को प्रभावित करने वाली वैश्विक सप्लाई चेन GS3 के अर्थव्यवस्था प्रश्नों में फ़िट होती है. फ़ोन-क़ीमत की कहानी दर्शाती है कि एक क्षेत्र — AI डेटा केंद्र — का माँग-आघात एक संकेंद्रित सप्लाई चेन के माध्यम से भारतीय उपभोक्ताओं तक कैसे पहुँचता है। यह मुद्रास्फ़ीति के कारकों, डिजिटल विभाजन (digital divide), और प्रोडक्शन लिंक्ड इंसेंटिव योजना के अंतर्गत इलेक्ट्रॉनिक्स निर्माण की सहनक्षमता (resilience) पर प्रश्नों के लिए उपयोगी है।

विश्लेषण

1. यह उपलब्धि डिज़ाइन-क्षमता की है, कोई उत्पाद नहीं, और यही शुरुआत का सही बिंदु है. स्पार्टन-7 FPGA पर बना माइक्रो-GPU व्यावसायिक ग्राफ़िक्स चिप्स से प्रतिस्पर्धा नहीं करेगा, और शोधकर्ता ऐसा दावा भी नहीं करते। इसका मूल्य यह है कि एक भारतीय टीम अब एक प्रोग्रामेबल ग्राफ़िक्स आर्किटेक्चर, उसका RTL और, यदि वे इसे बनाएँ, उसका कंपाइलर अपने पास रखती है। इस तरह की बौद्धिक संपदा ही भारत में सबसे अधिक कमी है: देश में विदेशी कंपनियों के लिए काम करने वाले अनेक चिप-डिज़ाइनर हैं, पर भारतीय-स्वामित्व वाले डिज़ाइन बहुत कम हैं। ईमानदार सीमा यह है कि सॉफ़्टवेयर ईकोसिस्टम के बिना GPU का उपयोग करना कठिन है, इसीलिए योजनाबद्ध कंपाइलर और टूलचेन सिलिकॉन जितने ही महत्वपूर्ण हैं।
2. ई-रिक्शा और मछली-पकड़ने वाली नावों को लक्षित करना एक चतुर बाज़ार-चयन है. टीम कम-लागत वाले एम्बेडेड डिस्प्ले के उस खंड को लक्षित कर रही है, जिसे वैश्विक चिप कंपनियाँ सस्ते आयातित पुर्ज़ों से सेवा देती हैं पर जिसके लिए वे डिज़ाइन नहीं करतीं। ई-रिक्शा डैशबोर्ड, छोटी नावों के नौवहन टर्मिनल और स्कूली ई-रीडर जैसे भारतीय उत्पादों को बहुत कम लागत और लंबे उत्पाद-जीवन में मध्यम ग्राफ़िक्स की ज़रूरत होती है। इन उपयोगों के लिए अनुकूलित और स्थानीय रूप से समर्थित एक स्वदेशी डिज़ाइन का असली स्थान बन सकता है। जोखिम पैमाने का है: ये बाज़ार क़ीमत के प्रति संवेदनशील हैं, और ASIC केवल बड़ी मात्रा में ही किसी रेडीमेड पुर्ज़े से सस्ता पड़ता है, जिसकी गारंटी उद्योग-साझेदारों के बिना कोई विश्वविद्यालय परियोजना नहीं दे सकती।
3. फ़ोन-क़ीमत का झटका चिप्स में क़ीमत-लेने वाला (price-taker) होने की क़ीमत दिखाता है. भारत जो फ़ोन बेचता है उनमें से अधिकांश को असेंबल करता है पर उनके भीतर की मेमोरी को लगभग बिल्कुल भी डिज़ाइन या फ़ैब्रिकेट नहीं करता। जब मेमोरी-निर्माता AI डेटा केंद्रों के लिए HBM की ओर क्षमता मोड़ते हैं, तो भारतीय ख़रीदार प्रति हैंडसेट ₹1,000 से ₹5,000 अधिक चुकाते हैं, और कुछ बजट मॉडल क़ीमत में दोगुने से भी अधिक हो गए हैं। द हिंदू की रिपोर्ट कि 20% ग्राहक कम शक्तिशाली या सेकंड-हैंड फ़ोन से समझौता कर रहे हैं, एक डिजिटल-विभाजन की कहानी है, क्योंकि बजट फ़ोन ही ग़रीब परिवारों के लिए इंटरनेट का मुख्य साधन है। कोई विश्वविद्यालय-निर्मित GPU इसे निकट भविष्य में ठीक नहीं करता, पर यह दिखाता है कि नीति असेंबली-सब्सिडी से हटकर डिज़ाइन और फ़ैब्रिकेशन की ओर क्यों जा रही है।
4. रिटेलरों के क़ीमत-आँकड़ों को सावधानी से पढ़ना चाहिए. आँकड़े रिटेलरों के एक संघ से आते हैं, और श्री लखयानी ने यह भी कहा कि कुछ रिटेलर पुरानी क़ीमतों पर ख़रीदे गए स्टॉक पर, कुछ सैमसंग मॉडलों पर 3.85% से 14% से अधिक तक, ऊँचा मार्जिन कमा रहे हैं। रिटेलरों का हित बिकवाली में गिरावट को उजागर करने में है, और यह दावा कि दिन में आने वाले 10 या 15 ग्राहकों में से केवल एक-दो ही फ़ोन ख़रीदते हैं, दक्षिण दिल्ली की एक ही दुकान का अनुभव है। लगभग 40% गिरावट का अनुमान काउंटरपॉइंट से आता है, भारतीय आँकड़ों से नहीं। यह रुझान वास्तविक है, पर भारत के लिए इसका आकार अभी मापा नहीं गया है, और रिपोर्ट में उल्लेखित फ़ोन पर GST कटौती की “अफ़वाह” को नीति के रूप में नहीं लिया जाना चाहिए।
5. विश्वविद्यालय चिप परियोजनाओं को केवल अनुदान नहीं, फ़ैब्रिकेशन तक पहुँच का रास्ता चाहिए. टीम का अगला क़दम, 65-नैनोमीटर ASIC संकल्पना-प्रमाण, एक फ़ैब्रिकेशन सुविधा और महँगे मास्क-सेट तक पहुँच माँगता है। भारत की डिज़ाइन-लिंक्ड इंसेंटिव योजनाएँ और शैक्षणिक चिप-डिज़ाइन कार्यक्रम ठीक यही देने के लिए बने हैं, पर परियोजनाएँ अक्सर एक सफल FPGA प्रदर्शन और पहले सिलिकॉन के बीच ही रुक जाती हैं। साझा मल्टी-प्रोजेक्ट वेफ़र रन, जिनमें अनेक डिज़ाइन एक ही फ़ैब्रिकेशन रन साझा करते हैं, शैक्षणिक समूहों के लिए लागत घटाते हैं। यदि निर्माणाधीन नए भारतीय फ़ैब पुराने नोड पर ऐसे साझा रन उपलब्ध कराएँ, तो इस जैसी विश्वविद्यालय-डिज़ाइन वर्षों के बजाय महीनों में सिलिकॉन तक पहुँच सकती है।

प्रशासक की दृष्टि